

УДК 681.32

Ю.В. Болотная

Севастопольский национальный технический университет

Студгородок, г. Севастополь, Украина, 99053

E-mail: root@sevgtu.sebastopol.ua

ПРИМЕНЕНИЕ СТРУКТУРНОЙ И ИНФОРМАЦИОННОЙ ИЗБЫТОЧНОСТИ ДЛЯ ПОВЫШЕНИЯ НАДЕЖНОСТИ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ

Предлагается схема высоконадежного избыточного вычислительного устройства, объединяющая в себе методы структурированного помехоустойчивого кодирования данных и h -кратного мажоритарного резервирования элементов системы.

Проблема повышения надежности вычислительных устройств обусловлена несоответствием между требованиями, предъявляемыми к достоверности обработанных данных, и их реальной достоверностью. Повышенные требования к надежности в вычислительных устройствах вызваны в основном следующими причинами: ростом их сложности; увеличением стоимости потерь, вызванных ошибками; повышением важности решаемых задач.

Основным средством обеспечения высокой надежности вычислительного устройства является введение избыточности, необходимой для обнаружения и исправления ошибок, возникающих при работе системы и её элементов. Одним из эффективных способов введения избыточности является помехоустойчивое кодирование. За время существования теории и практики применения помехозащищенных кодов было разработано большое число кодов обнаруживающих и исправляющих ошибки. Наиболее известными из них являются коды Хемминга, код Голея, коды Боуза–Чоудхури–Хоквингема (БЧХ), обобщенные коды Рида–Маллера, коды Рида–Соломона, свёрточные и каскадные коды. Однако при попытке практической реализации этих кодов в вычислительных устройствах сложность кодека сводит на нет все преимущества высокой исправляющей способности кода [1]. Современные исследования по совершенствованию методов исправления ошибок привели к разработке нового класса параллельных каскадных кодов – турбокодов. С помощью турбокодов можно получить достаточно низкую вероятность ошибки. Но для получения вероятности ошибки менее 10^{-7} турбокодирование неприемлемо [2]. Высокоэффективным способом повышения надежности системы является также применение различных видов резервирования.

Предлагается схема высоконадежного вычислительного устройства, объединяющая в себе помехоустойчивое кодирование и мажорирование всех устройств системы.

Базовая информационная избыточность вводится путем использования коротких помехоустойчивых кодов. Здесь в качестве примера рассмат-

ривается линейный код (24, 12, 3), исправляющий ошибки до кратности 3 и некоторые ошибки большей кратности [3]. В этом случае структура вычислительного устройства примет вид, изображенный на рисунке 1.

Базовый линейный код состоит из информационного блока a , содержащего k двоичных символов, и контрольного блока b , содержащего r двоичных символов. Контрольный блок кодирует информационную часть кода, он способен исправлять ошибки как информационной части, так и




Рисунок 1 - Структурная схема вычислительного устройства с линейным кодированием данных

контрольной части. Вычисление символов контрольного блока $b = (b_1, \dots, b_j, \dots, b_r)$ линейного кода по информационным символам кода $a = (a_1, \dots, a_k)$ и по его кодировочной матрице G осуществляется в кодере K_1 по следующей формуле:

$$b_j = \sum_{i=1}^n g_{ij} a_i, \quad j = 1, 2, \dots, r \quad (1)$$

Здесь $\sum$ – символ операции “сложение по модулю 2”, $g_{ij} \in G$.

Кодировочная матрица $G = [g_{ij}]_{k \times r}$ представляет собой булеву матрицу, строки которой соответствуют кодам информационных разрядов, а единичные элементы столбца показывают, какие информационные разряды проверяет контрольный разряд, соответствующий данному столбцу.

Для хранения кодировочной части данных b , поступающих с кодера K_1 , подключенного к выходам процессора $Пр$, используются элементы памяти $Пв$. Информационная часть данных хранится в памяти $Па$.

При чтении информации из памяти происходит декодирование линейного кода с исправлением возможных ошибок до кратности $t = 3$.

Здесь используется метод синдромного декодирования, который состоит из трех этапов.

1. Вычисление синдрома

$$\begin{aligned} s &= (s_1 s_2 \dots s_i \dots s_r): \\ s &:= b^* \oplus \text{cod}(a^*), \end{aligned} \quad (2)$$

где b^* – значение контрольного кода, принятого со входа блока декодирования линейного кода; $\text{cod}(a^*) = b'$ – значение контрольного кода, вычисленного по формуле (1) на стороне приемника (определяется в блоке K_2); $\oplus$ – символ операции “поразрядного сложения по модулю 2” (выполняется в блоке $M2_1$).

Если все компоненты синдрома (2) равны нулю, то принимается решение об отсутствии ошибок. Это решение основано на том факте, что в соответствии с правилами построения кодировочной матрицы G , любая допустимая комбинация ошибок в принятом информационном блоке a^* должна вызвать появление в контрольной части $b' = \text{cod}(a^*)$ изменения по сравнению с правильным кодом. Далее, если некоторые компоненты синдрома отличны от нуля, то выполняется второй этап декодирования.

2. Определение вектора ошибок (корректора) $e = (e_1 e_2 \dots e_k)$, позволяющего исправить ошибки информационной части кода. Возможность такой операции обусловлена наличием “диагностической таблицы” (дешифратора ошибок) D , в которой каждому синдрому соответствует свой вектор ошибок. Выделение корректора e из диагностической таблицы D происходит с помощью вычислительного оператора “выборка по адресу” $e := D[s]$ (выполняется в блоке ДК).




Рисунок 2- Структурная схема вычислительного устройства со структурной и информационной избыточностью

3. Исправление ошибок в информационной части кода a^* по вычисленному вектору ошибок e . Этот этап реализуется с помощью операции поразрядного сложения по модулю 2, т.е. $a := a^* \oplus e$ (выполняется в блоке М2₂).

Для вычислительных систем, к которым предъявляются жесткие требования по надежности и достоверности обработанной информации, можно применить дополнительно с информационной избыточностью еще и структурную избыточность путем мажорирования процессора, памяти и других устройств. При этом предлагается следующая схема избыточной вычислительной системы (см. рисунок 2).

В данной схеме мажоритарные элементы МЭ₁...МЭ₁₅ выполняют функцию выбора по критерию 2 из 3-х.

С точки зрения надежности структуру схемы, изображенной на рисунке 2, можно представить как совокупность двух частей: системы с линейным кодированием (информационная избыточность) и системы с мажоритарным резервированием (структурная избыточность). Причем, данные поступают на входы системы с мажоритарным резервированием, а с ее выходов – на входы системы с линейным кодированием (см. рисунок 3).




Рисунок 3 - Структурная схема вычислительного устройства со структурной и информационной избыточностью

Чтобы оценить надежность системы с мажоритарным резервированием, воспользуемся методом анализа надежности мажорированных дискретных устройств, предложенным в [4].

Метод позволяет получить Q_v – оценку сверху Q_m – вероятности отказа мажорированной системы. Он применим для многовыходных дискретных устройств, имеющих любые схемы соединений функциональных элементов, и допускает расположение восстанавливающих органов внутри схемы, а также учитывает надежность как внутренних, так и выходных восстанавливающих органов.

Избыточное устройство состоит из $R = 2 \cdot \phi - 1$ идентичных устройств, где ϕ – порог мажоритарного элемента, входящего в восстанавливающий орган. В данном случае порог мажоритарного элемента $\phi = 2$, количество идентичных устройств $R = 3$.

Восстанавливающие органы с порогом 2 исправляют одиночные ошибки. Выход элемента, к которому подключен неисправный элемент, передает ошибку в сторону выходных полюсов. Отказы всех элементов независимы и имеют вероятность, отличную от нуля.

Восстанавливающий орган представляет собой R -кратный мажоритарный элемент с соответствующей схемой подключения к его входам.

Метод оценки надежности состоит из трех этапов.

1. Строится граф распространения исправляемых ошибок $G(A, B)$, где $A = \{a_i\}$ – множество вершин графа, соответствующее множеству элементов исходного дискретного устройства; $B = \{(a_i, a_j)\}$ – множество дуг, соединяющих эти элементы, за исключением дуг, за которыми размещаются восстанавливающие органы. Граф показан на рисунке 4.




Рисунок 4 - Граф распространения исправляемых ошибок

2. На основании графа G строим матрицу $D = [d_{ij}]$. Элемент $d_{ij} = 1$, если на графе G существует путь из a_i в a_j . $d_{ij} = 0$ в противном случае. Считается, что $d_{i,i} = 1$, т.е. любая мажорированная вершина достигает сама себя.

Матрица D изображена на рисунке 5.

	1	2	5	6	12
1	1	1			
2		1			
3			1		
4				1	
5			1		
6				1	
7					1
8					1
9					1
10					1
11					1
12					1
13	1	1			

Рисунок 5 – Матрица D

3. Вычисляем Q_b – оценку сверху вероятности отказа мажорированной системы.

В общем случае для любого $R=2 \cdot \varphi - 1$

$$Q_b(R) = C_R^0 \sum_i \dots \sum_j q_i \dots q_j x_{i\dots j}, \quad (3)$$

где $q_i \dots q_j$ – вероятности отказов элементов схемы; $x_{i\dots j}=1$, если $(d_i \wedge \dots \wedge d_j) \neq 0$, $x_{i\dots j}=0$ в противном случае; $d_i, \dots, d_j$ – векторы-строки матрицы D .

Для случая $\varphi=2$, $R=3$

$$Q_b(3) = 3 \sum_i \sum_j q_i q_j x_{i\dots j}. \quad (4)$$

С учетом того, что $x_i = 1$, формулу можно упростить

$$Q_b(3) = 3 \sum_{i=1}^n q_i (q_j + 2 \sum_{j>i} q_j x_{ij}), \quad (5)$$

где n – количество вершин графа G .

Для дальнейшего расчета необходимо определиться с вероятностью отказов элементов вычислительного устройства q_i . Пусть, например, вероятность отказа процессора Пр составляет $1,5 \cdot 10^{-3}$, элементов памяти Па, Пв – $3 \cdot 10^{-3}$, декодер ДК реализуется на ПЗУ и имеет такую же вероятность, у остальных элементов вероятность отказа приблизительно $1,5 \cdot 10^{-4}$.

С учетом принятых данных вероятность отказа мажорированной системы составит $Q_n \leq 8 \cdot 10^{-5}$.

Для расчета надежности системы с информационной избыточностью применим схему независимых испытаний. Схема, в которой каждое испытание может закончиться только одним из двух исходов, называют схемой Бернулли. Для такой схемы часто представляет интерес событие:

$B_m = \{\text{в } n \text{ испытаниях наступило ровно } m \text{ успехов}\}$.

Вероятность $P(B_m)$ того, что в n испытаниях схемы Бернулли наступили ровно m успехов, определяется формулой

$$P(B_m) = C_n^m \cdot q^m \cdot (1 - q)^{n-m}, \quad m=0, 1, \dots, n, \quad (6)$$

где q – вероятность успеха в отдельном испытании.

Для суммирования вероятности событий $\{\mu_n = m\}$ можно применить следующую формулу:

$$P\{a < \mu_n < b\} = \sum_{a < m < b} C_n^m \cdot q^m \cdot (1 - q)^{n-m}. \quad (7)$$

Для системы, использующей линейный код (24;12), можно получить следующую формулу для расчета вероятности ошибки в кодовом слове по схеме Бернулли

$$Q = \sum_{i=4}^{24} C_i^{24} \cdot q^i \cdot (1-q)^{24-i}, \quad (8)$$

где $q = Q_M / 24$ – вероятность ошибки в одном разряде кодового слова; $q = Q_M / 24$ (Q_M – вероятность отказа мажорированной системы).

При вероятности отказа мажорированной системы $Q_M = 8 \cdot 10^{-5}$, полученным выше, надежность всей системы по формуле (8) составит

$$Q = 1,3 \cdot 10^{-18}.$$

Отметим, что при чистом мажорировании с кратностью 7 и вероятностью отказа $q_o = q_{пр} + q_{пи} = 4,5 \cdot 10^{-3}$, $Q_M = \sum_{i=4}^7 C_i^7 q_o^i (1 - q_o)^{7-i} = 1,7 \cdot 10^{-7}$, то-

гда в пересчете на один символ без декодирования $q = 1,7 \cdot 10^{-7} / 24 \approx 7 \cdot 10^{-9}$.

Таким образом, предлагаемый метод имеет меньшую вероятность ошибки, чем, например, простое мажорирование с кратностью 7. Совместное применение в вычислительном устройстве двух основных методов введения избыточности с целью повышения надежности: помехоустойчивого кодирования и мажоритарного резервирования, позволяет обеспечить более высокую надежность по сравнению с известными способами введения избыточности при равной кратности резервирования.

Предложенная схема может применяться в вычислительных системах специального назначения, к которым предъявляются повышенные требования к достоверности обработанной информации, а также в системах, работающих в неблагоприятных внешних условиях (сильное электромагнитное излучение, экстремальные температуры, повышенная влажность и т.п.). В дальнейшем предполагается провести сравнительный анализ эффективности различных сочетаний трех видов избыточности: структурной, информационной и временной.

Библиографический список

1. Сагалович Ю.Л. Кодовая защита оперативной памяти ЭВМ от ошибок / Ю.Л. Сагалович // Автоматика и телемеханика. — 1991. — Вып. 2. — С. 5–55.
2. Красносельский И.Н. Турбокоды: принципы и перспективы / И.Н. Красносельский // Электросвязь. — 2001. — № 1. — С. 17–20.
3. Сорокин С.С. Фулл-коды – способ повышения эффективности линейного кодирования / С.С. Сорокин, С.В. Буслов, А.С. Кулешов // Системы автоматики и автоматическое управление: Матер. студ. науч.-техн. конф., Севастополь, май 2001 г. — Севастополь, 2001. — С. 64–68.
4. Сорокин С.С. Анализ надежности мажорированных дискретных устройств с любой схемой соединений / С.С. Сорокин // Автоматика и вычислительная техника. — 1976. — № 6. — С. 32–33.

Поступила в редакцию 16.01.2003 г.