Аннотации:
Рассматривается решение задачи синтеза полного проверяющего теста для синхронных цифровых схем, реализованных на сложных программируемых логических матрицах (CPLD). Даны алгоритмы построения тестов для комбинационной части схемы и нахождения установочной последовательности. Приведены результаты
тестирования алгоритмов для типовых схем, реализованных на
CPLD семейства Altera Acex1K.
